LINEBURG


<< Пред. стр.

страница 61
(всего 138)

ОГЛАВЛЕНИЕ

След. стр. >>

доставшиеся в наследство от предыдущих процессоров, полу- фективного предсказания переходов в циклических конструк-
чили возможность работы с 32-разрядными операндами и ад- циях применялась встроенная таблица ветвлений.
ресами, а также был добавлен ряд новых 32-разрядных инст- В виртуальном х86-режиме в дополнение к 4-килобайт-
рукций. ным страницам появилась поддержка 4-мегабайтных страниц.
В архитектуре процессоров Intel поддержизается обрат- Регистры остались 32-разрядными, но некоторые внутрен-
ная совместимость с объектным кодом для сохранения совме- ние шины расширились до 64 и даже 128 разрядов. Также
стимости программного обеспечения, но в то ЖР время в каж- 64-разрядной стала внешняя шина данных.
дом новом поколении используются все более эффективные Последний процессор этого поколения, Pentium MMX,
микропроцессорные архитектуры и технологии конструиро- привнес в архитектуру расширенный набор команд, позво-
вания. Intel работала по внедрению и соединению сложной лявший эффективно оперировать упакованными целочислен-
техники архитектуры mainframe в микропроцессорную архи- ными данными, находящимися в 64-разрядных ММХ-регист-
тектуру. Многие модели параллельной обработки намного рах.
усиливали производительность техники, и процессор 80386 В 1995 г. было представлено семейство процессоров Р6,
был первым процессором IA, в который включили шесть па- имевшее уже 3 независимых конвейера. Первым процессором
раллельных стадий. Это интерфейсный блок шины (доступ к этого семейства был процессор Pentium Pro.
памяти и устройству ввода/вывода других блоков), блок пред- Принципиальное отличие этого семейства состоит в том,
варительного кода (получает объектный код из блока шины и что Р6 преобразует команды х86 во внутренние, RISC-подоб-
помещает его в 16 байтную очередь), блок декодирования ные команды, называемые микрокомандами (micro-ops). Это
инструкции (декодирует объектный код из предварительного позволяет устранить многие ограничения, свойственные на-
блока в микрокод), блок выполнения (выполняет инструкции бору команд х86: нерегулярность кодирования команд, опе-
микрокода), сегментный блок (переводит логические адреса в рации целочисленных пересылок типа «регистр—память» и пе-
линейные адреса и выполняет проверку защиты) и странич- ременная длина непосредственных операндов.
ный блок (переводит линейные адреса в физические, выпол- Шина адреса процессоров Р6 расширилась до 36 разря-
няет проверку страничной защиты и содержит кэш с инфор- дов, что позволяет использовать адресное пространство раз-
мацией о 32 наиболее часто используемых страницах). мером до 64 ГБ.
В процессор i486 добавлена возможность параллельного В процессор Pentium II к архитектуре процессора Pentium
выполнения с помощью расширения блока декодирования Pro добавлены команды ММХ. Для процессора Pentium II
инструкции и блока выполнения процессора 80386 в пять кон- вводится новая спецификация установки в материнскую пла-
вейерных стадий, где каждая стадия (если нужно) работает ту слота 1 и слота 2. В этой новой спецификации кэш L2 выно-
параллельно с другими и одновременно может выполняться сится из кристалла. Для слота 1 и слота 2 используется ножевое
до пяти инструкций в разных стадиях. Каждая стадия может соединение вместо сокета. В процессоре Pentium II увеличен
выполнить свою работу над одной инструкцией за один такт, кэш данных L1 и кэш инструкций L1 до 16 КБ каждый. В про-
то есть процессор i486 может выполнить работу над одной цессоре Pentium II размер кэша L2 может быть 256 КБ, 512 КБ и
инструкцией за один такт CPU. Также к процессору i486 был 1 МБ или 2 МБ (только для слота 2). Процессоры слота 1
добавлен 8-килобайтный кэш L1 для увеличения процента используют «половинную тактовую частоту» шины, а процес-
инструкций, которые могут быть выполнены за один такт: соры слота 2 используют «полную тактовую частоту» шины.
инструкции доступа в память (если операнд находился в кэше Процессор Pentium !!!, выпущенный в 1999 г., привнес
L1). В Процессоре i486 впервые на чип с CPU был интегри- в архитектуру IA-32 расширения SSE (Streaming SIMD
рован блок арифметического устройства с плавающей запя- (Single Instruction Multiple Data) Extensions) — стали дос-
той (FPU) и добавлены новые контакты, биты и инструкции тупны новые 128-разрядные регистры и SIMD-операции над
для поддержки более сложных и мощных систем (поддерж- упакованными операндами с плавающей запятой с одинар-
ку Ь2-кэша и мультипроцессорное™). ной точностью.
Позже Intel добавила в процессор i486 SL Enhanced (рас-
ширенный) функции поддержки энергосбережения и другие 2.2. Как работают процессоры IA-32
возможности системного управления. Эти функции были раз-
Полная обработка каждой инструкции занимает опреде-
виты в процессорах 80386 SL и i486 SL, которые были специ-
ленное количество тактов процессора. При этом возможно
ализированы для быстро растущего рынка ноутбуков PC, ра-
разделить процесс обработки на этапы, что позволит начать
ботающих от батарей. Эти функции включали новый режим
выполнение следующей команды сразу за тем, как предыду-
управления системой, запускаемый собственным выделенным
щая команда пройдет первый этап — это, собственно, и есть
контактом прерывания, который позволяет управлять систе-
принцип конвейерной обработки (pipelining), применяемый
мой (такой, как управление энергосбережением) и добавляет-
еще со времен процессоров i486 и Pentium, в которых исполь-
ся к системе прозрачно для других операционных систем И
зовался стандартный 5-ступенчатый конвейер.
всех приложений. Функции стоп таймер и автоматическая
Суперконвейеризация (superpipelining), примененная в
остановка позволяют CPU работать на пониженной частоте
семействе Р6, делит ступени стандартного конвейера на более
(для сохранения энергии) или остановиться (с сохранением
мелкие части. С увеличением числа ступеней каждая отдель-
текущего состояния).
ная ступень выполняет меньшую работу и, следовательно, со-
Процессор Pentium стал первым процессором, в котором
держит меньше аппаратной логики. Временной интервал меж
была применена суперскалярная архитектура — два конвейе-
ду поступлением набора входных воздействий на вкоды схе-
ра, называвшиеся U и V, позволяли выполнять 2 инструкции
мы и появлением результирующих сигналов на ее выходях -
за такт Количество Ll-кэша удвоилось — теперь на команды
274 Информатика

понентами. К микросхемам ядра и кэша прилагает термоплас-
тельности микроопераций, поступающих для выполнения в
тина, распределяющая тепло, к которой снаружи крепится вен-
исполнительные устройства процессора. Емкость этого кэша
тилятор (или иное охлаждающее устройство) Спереди карт-
составляет 12 000 микроопераций.
ридж закрыт крышкой.
Кэш 2-го уровня в Pentium 4, сделанном на ядре
2. SECC 2 — картридж для тех же процессоров, который
Willamette, остался объемом 256 КБ. Ширина шины кэша L2-
появился, начиная с частоты 350 МГц. От предыдущего отли-
составляет 256 бит, но латентность кэша уменьшилась в два
чается тем, что не имеет термопластины — внешние «холо-
раза, что позволило добиться пропускной способности кэша в
дильники» прижимаются прямо к корпусам микросхем ядра и
48 ГБ при частоте 1,5 ГГц.
кэша, что снижает тепловое сопротивление и повышает эф-
Самой интересной особенностью новых процессоров
фективность охлаждения. Сами процессоры, устанавливаемые
Pentium 4 является расширение набора команд процессора
на SECC 2, могут быть как в корпусах PLGA (Plastic Land Grid
инструкциями Streaming SIMD Extensions 2 (SSE2). В отли-
Array), так и в OLGA (Organic Land Grid Array).
чие от AMD, которая сильно переработала блок FPU, Intel
решила оставить его практически без изменений, но зато до- 3. SEPP (Single Edge Processor Package) - картридж про-
полнила его множеством команд для работы с потоками дан- цессоров Celeron, не имеющий ни термопласта чы, ни крышки.
ных. К 70 инструкциям SSE, работающим с потоковыми дан- Внешний радиатор прижимается прямо к корпусу ядра, а мик-
ными одинарной точности, добавились 144 инструкции для росхем вторичного кэша у процессоров Celercn нет.
работы с числами двойной точности, а также с целыми числа- В процессорах Celeron идея упаковки в картридж себя
ми длиной 1—8 байт. Оптимизация программ под SSE2 долж- изжила — одну микросхему ядра легко упаковать и в обычный
на увеличить их производительность в 2—5 раз. корпус со штырьковыми выводами. Так появился Celeron в
корпуее PPGA (Plastic Pin Grid Array), напоминающий по виду
Конструктивы процессоров Pentium в форм-факторе (Socket 370 (по числу выводов)). Он
Существуют разные типы корпусов, внутри которых раз- имеет 6 полных рядов контактов.
мещаются современные процессоры IA-32: Современные процессоры Pentium !!! и Pentium 4 также
1. PQFP (Plastic Quad Flat Package — плоский прямо- выпускаются в конструктиве PPGA
угольный пластмассовый корпус с выводами по четырем сто-
ронам) — корпус для установки методом поверхностного мон-
2.4. Процессоры IA-64
тажа. Выводы сделаны по каждой из сторон в плоскости кор-
пуеа, при монтаже соответствующим образом изгибаются. В В конце 2001 г. Intel представила Itanium — первый про-
этих корпусах выпускалось большинство процессоров 386, а цессор, построенный с использованием архитектуры нового
также варианты процессоров для ноутбуков. поколения, совместно разработанной двумя компаниями. Хотя
2. SQFP (Shrink Quad Flat Package — корпус с выводами эта 64-разрядная архитектура основана на многолетних ис-
по четырем сторонам, загнутыми внутрь) — для установки следованиях Intel, HP, других компаний и университетов, она
методом поверхностного монтажа или вставки в разъем. За радикально отличается от всего, что было до сих пор пред
счет того, что выводы загнуты под корпус, уменьшается пло- ставлено на рынке.
щадь, занимаемая корпусом на плате, а также увеличивается Архитектура эта известна под названием Intel
жесткость выводов, поскольку их концы упираются в специ- Architecture-64 (IA-64). I A - 6 4 не является 64-разрядным
ально сделанные выемки на нижней поверхности корпуса. расширением 32-разрядной архитектуры х86 компании Intel.
IA-64 представляет собой нечто абсолютно новое — пере-
3. PGA (Pin Grid Array — «решетчатая» структура выво-
довую архитектуру, использующую длинные слова команд
дов) - керамический корпус с вертикальными выводами, рас-
(long instruction words — LIW), прс;;нкаты команд
положенными по нижней поверхности корпуса в несколько
(instruction predication), устранение ветвлений (branch
рядов. Устанавливается преимущественно в разъем. В таких
elimination), предварительную загрузку данных (speculative
корпусах выпускалась часть процессоров 386 и подавляющее
loading) и другие ухищрения для того, чтобы «извлечь боль-
большинство процессоров 486.
ше параллелизма» из кода программ.
4. SPGA (Scattered PGA — модификация с «разбросан-
Архитектура IA-64 воплощает концепцию EPIC
ными» выводами) — вариант PGA, когда выводы расположе-
(Explicitly Parallel Instruction Computing - вычисления с
ны в шахматном порядке. В этих корпусах выпускались пер-
явным параллелизмом команд). Концепция EPIC разрабо-
вые процессоры Pentium.
тана совместно фирмами Intel и Hewlett-Packard; по их за-
5. PPGA (Plastic PGA — пластмассовый) - вариант PGA
явлениям, EPIC — концепция той же значимости, что CISC
с металлическим корпусом для кристалла и пластмассовым
И RISC. В IA-64 используется новый 64-разрядный набор
обрамлением, в которое запрессованы выводы. В таких кор-
команд, разработанный также совместно фирмами Intel и
пусах выпускаются процессоры Pentium, Celeron, Pentium !!! и
HP. К тому же Itanium полностью совместим с архитекту-
Pentium 4.
рой IA-32. Подобно тому, как процессоры IA-32 умели пе-
Современные процессоры отличаются большим разно-
реключаться между защищенным и реальным режимами, так
образием конструктивов. Процессоры Pentium II изготавлива-
и процессоры IA-64 посредством выбора режима выполня-
лись в конструктиве SECC и SEPP. Для этих процессоров был
ют либо инструкции 32-разрядного х86, л«5о свои 64-раз-
разработан Slot 1 - щелевой разъем с 242 контактами. В этот
рядные инструкции.
же слот устанавливаются и процессоры Celeron, и Pentium !!!.
В процессоре Itanium используется методика предпо-
Слот позволяет работать с частотой системной шины 66 или
ложения. Она заключается в том, что инструкции и данные
100 МГц. Для Slot 1 предназначены процессоры с разными
загружаются в процессор (используя процессор как кэш)
названиями «упаковки».
до того, как они могут понадобиться, а в некоторых случа-
1. SECC - картридж процессоров Pentium II и Pentium !!!
ях даже если они и не должны понадобиться. Такая ранняя
Представляет собой печатную плату с установленными ком
Память 275

загрузка должна происходить во время простоя процессо- Довольно большой процент площади кристалла (око-
ра. Преимущество этой методики в том, что при совпадении ло 10%) занят модулем работы с плавающей точкой (FPU).
загруженных данных с теми, которые потребовались для Для такой работы у процессора есть 128 82-битных реги-
дальнейшей работы, исчезает время ожидания на их загруз- стров.
ку из памяти. Что дает переход на 64-битный процессор? Одно - это
Itanium содержит несколько специальных регистров, по- возможность обрабатывать 8-байтную информацию за такт
зволяющих проводить менеджмент работы процессора в ре- процессора. Кроме процессора, это должна поддерживать сис-
альном времени, практически не ухудшая производительнос- темная шина.
ти собственно вычислений. Другое - возможность использования 64 бит для адре-
Itanium имеет три кэша. Два кэша, L1 и L2, находятся на s2
сации памяти. 32-битный процессор может адресовать 2 т. е
кристалле процессора. Кэш третьего уровня, L3, расположен приблизительно 4.3 млрд байт. А 64-битный - 2Ы, т. е. около
на картридже и имеет объем 4 МБ. 18.4 квинтильона байт.




ПАМЯТЬ
План
1. Оперативная память.
2. Синхронная динамическая память SDRAM.
3. Постоянная память.
4 Кэш.


Всем компьютерам требуется память нескольких видов и кладываемое напряжение может изменить направление дви-
на каждом шагу выполнения программ. Память нужна как для жения электронов. Причем существует только два направле-
исходных данных, так и для хранения результатов, для взаи- ния движения потока, что позволяет использовать данные цепи
модействия с периферией компьютера и даже для поддержа в качестве элементов памяти. Статическая память работает
ния образа, видимого на экране. наподобие выключателя, который переключает направление
Вся память компьютера делится на внутреннюю и вне- электронного потока.
шнюю. Эволюция микросхем ОЗУ вплотную связана с эволю-
В компьютерных системах работа с памятью основыва- цией персональных компьютеров. Для успеха настольных ком-
йся на очень простых концепциях. В принципе, все, что тре- пьютеров требовались миниатюрные чипы ОЗУ. По мере уве-
буется от компьютерной памяти, — это сохранять один бит личения емкости памяти цена скачкообразно возрастала, но
информации так, чтобы потом он мог быть извлечен оттуда. потом постоянно уменьшалась по мере отработки технологии
В настоящее время широкое распространение получили и роста объемов производства.
устройства динамической памяти, базирующиеся на способ- Динамические микросхемы памяти маркируются специ-
ности сохранять электрический заряд. Эти устройства назы- альным числом, говорящим об их скоростных возможностях.
ваются конденсаторами. Указанное на корпусе число отражает время доступа в нано-
На первый взгляд конденсатор не удовлетворяет основ- секундах без последнего нуля.
ному требованию устройств памяти. Он не способен сохра- Время доступа не является, однако, единственной или
нять заряд в течение длительного промежутка времени, но он наиболее важной характеристикой микросхем памяти. Более
позволяет делать это в течение нескольких миллисекунд, чего значимо такое понятие, как время цикла, которое говорит о
вполне достаточно, чтобы использовать это в электронике. За том, как быстро можно произвести повторное обращение. В
это время специальные цепи компьютера обеспечивают подза- динамических микросхемах это время больше времени досту
рядку конденсатора, то есть обновление информации. Из-за па, в статических чипах эти времена равны, что говорит о Со-
непрерывности этого процесса такая память называется дина- лее скоростных режимах последних.
мической. Чтобы справиться с ограничением по скорости, были не
В современных персональных компьютерах динамичес- пользованы специальные решения по организации памяти.
кая память реализуется на базе специальных цепей проводни- Наиболее простое из них — это использование обычной архи-
ков, заменивших обычные конденсаторы. Большое количе- тектуры с необходимым числом циклов ожидания
ство таких цепей объединяется в корпусе одного динамичес- Хорошая альтернатива предыдущему методу - исполь-
кого чипа. Однако, подобно памяти на конденсаторах, такая зование кэш-памяти, что позволит избежать полного заполне-
должна постоянно освежаться. ния всей машины быстрой RAM-памятью. Обычно программа
В то время как динамическая память, получив заряд элек- использует память какой-либо ограниченной области, храпя
тричества, удерживает его, так называемая статическая память нужную информацию в кэш-памяти, работа с которой цтво-
иочпеияет потоку электронов циркулировать по цепи. При ляет процессору обходиться без циклов ожидания
10*
276 Информатика

Так как данная технология не требует применения специ-
Не всякая кэш-память равнозначна. Большое значение
альных микросхем памяти, она является наиболее удобной для
имеет тот факт, как много информации может содержать кэш-
повышения скорости системы. Кроме того, OH;I может совме-
память. Чем больше кэд;-память, тем больше информации мо-
щаться с ОЗУ страничного режима, еще больше увеличивая
жет быть в ней размещено, а следовательно, тем больше веро-
оперативность.
ятность, что нужный байт будет содержаться в этой быстрой
памяти. Очевидно, что самый лучший вариант — это когда Помимо оперативной памяти существует еще и постоян-
объем кэш-памяти соответствует объему всей оперативной ная память (ПЗУ). Ее главное отличие от 03У — невозмож-
памяти. В этом случае вся остальная память становится не- ность в процессе работы изменить состоянш ячеек ПЗУ. В
нужной. Противоположная ситуация — 1 байт кэш-памяти - свою очередь и эта память делится на постоя шую и ренрог-
тоже не имеет практического значения, так как вероятность раммируемую. Принципы ее функционирования понятны из
того, что нужная информация окажется в этом байте, стремит- названия.
ся к нулю. Практически, диапазон используемой кэш-памяти
колеблется в пределах 16—64 КБ.
На самом деле реализация кэш-систем не так проста, как 1. ОПЕРАТИВНАЯ ПАМЯТЬ
это может показаться на первый взгляд. Микропроцессор дол-
жен не только читать из памяти, но и писать в нее. Что случит- Из микросхем памяти (RAM — Random Access Memory,
ся, если процессор занесет новую информацию в кэш-память, а память с произвольным доступом) используются два основ-
перед использованием этой информации она будет изменена в ных типа: статическая (SRAM — Static RAM) и динамическая
основной памяти. Во избежание подобной ситуации иногда (DRAM - Dynamic RAM).
реализуется метод, названный записью через кэш-память. Оче- В статической памяти элементы (ячейы ) построены на
видно, что этот метод снижает быстродействие системы, по- различных вариантах триггеров — схем с двумя устойчивы-
скольку приходится писать не только в кэш-память. Хуже того, ми состояниями. После записи бита в такую ячейку, она мо-
микропроцессору может понадобиться информация, которую жет пребывать в этом состоянии сколько иодно долго -
он только что записал и которая еще не была перезагружена в необходимо только наличие питания. При обращении к мик-
кэш-память. росхеме статической памяти на нее подаето: полный адрес,
Целостность памяти — это одна из самых больших про- который при помощи внутреннего дешифратора преобразу-
блем разработчиков кэш-памяти. ется в сигналы выборки конкретных ячеек. Ячейки стати-
Все вопросы по преодолению этих проблем были возло- ческой памяти имеют малое время срабатывания (единицы-
жены на отдельную микросхему —"кэш-контроллер. десятки наносекунд), однако микросхемы на их основе име-
ют низкую удельную плотность данных (перядка единиц
Еще одна разновидность архитектуры оперативной па-
Мбит на корпус) и высокое энергопотребление. Поэтому
мяти компьютера — это ее разбивка на отдельные секции и
статическая память используется в основном в качестве бу-
работа с этими секциями как с малой кэш-памятью. Большая
ферной (кэш-память). . •
скорость доступа к ограниченным областям памяти является
особенностью некоторых специфических микросхем, которые В динамической памяти ячейки построены на основе об-
позволяют некоторому объему, но не всей памяти, быть счи- ластей с накоплением зарядов, занимающих гораздо меньшую
танному без цикла Ожидания. Этот подход требует специаль- площадь, нежели триггеры, и практически не- потребляющих
ных RAM-микросхем, которые делят свои адреса по страни- энергии при хранении. При записи бита в такую ячейку в ней
цам. Такая технология получила название режима странично- формируется электрический заряд, сохраняющийся в течение
го доступа. Эти специальные микросхемы обеспечивают очень нескольких миллисекунд; для постоянного сохранения заря-
быстрый доступ в одном из двух направлений их организа- да ячейки необходимо регенерировать — перезаписывать со-
ций. Если требуется чтение или запись информации, храня- держимое для восстановления зарядов. Ячейки микросхем
щейся на определенной странице памяти, и предыдущая ко- динамической памяти организованы в виде прямоугольной
манда по работе с памятью использовала информацию с той жи (обычно — квадратной) матрицы; при обращении к микросхе-
страницы, цикла ожидания не требуется. Однако при переходе ме на ее входы вначале подастся адрес строки матрицы, сопро-
с одной страницы на другую циклы ожидания неизбежны. вождаемый сигналом RAS (Row Address Strobe — строб адреса
строки), а через некоторое время — адрес столбца, сопрово-
Следующая интересная технология, названная interleaved
ждаемый сигналом CAS (Column Address Strobe — строб адре-
memory, очень похожа на ОЗУ страничного режима. Она су-
са столбца). При каждом обращении к ячейке регенерируют
щественно Повышает скорость обращения к памяти, но не имеет
все ячейки выбранной строки, поэтому для полной регенера-
ограничений по страничной разбивке. При использовании этой
ции матрицы достаточно перебрать адреса строк. Ячейки ди-
технологии вся оперативная память разбивается на два или
намической памяти имеют большее время срабатывания (де-
большее число банков. Последовательность битов хранится в
сятки-сотни наносекунд), но большую удельную плотность (по-
разных банках, поэтому микропроцессор обращается то к од-
рядка десятков Мбит на корпус) и меньшее энергопотребле-
ному, то к другому банку при чтении этой последовательнос-
ние. Динамическая память используется в качестве основной.
ти. Во время обращения к одному банку другой реализует
Обычные виды SRAM и DRAM называют также асин-
цикл обновления, и поэтому процессору не приходится ждать.
хронными, поскольку установка адреса, подача управляющих
И только если микропроцессору приходится читать несмеж-
сигналов и чтение/запись данных могут выполняться в про-
ные биты, статус ожидания неминуем, но вероятность его по
извольные моменты времени — необходимо только соблюде-
явления уменьшается.
ние временных соотношений между этими сигналами. В эти
Наиболее типовая реализация этой технологии представ
временные соотношения включены так называемые охранные
ляется разбивкой оперативной памяти на два банка, а следова-
интервалы, необходимые для стабилизации сигналов, не позво-
тельно, вероятность возникновения ожидания - 50%. Четы
ляющих достичь теоретически возможного быстродействия
рехбанковая организация уменьшает эту вероятность до 25%
Память 277

мый в панель наподобие микросхем DIP/SIP; применялся в
памяти. Существуют также синхронные виды памяти, получа-
ранних AT;
ющие внешний синхросигнал, к импульсам которого жестко
— SIMM (Single In line Memory Module — модуль памя-
привязаны моменты подачи адресов и обмена данными; поми-
ти с одним рядом контактов) — модуль памяти, вставляемый
мо экономии времени на охранных интервалах, они позволя-
в зажимающий разъем; применяется во всех современных
ют более полно использовать внутреннюю конвейеризацию и
платах, а также во многих адаптерах, принтерах и прочих
блочный доступ.
устройствах. SIMM имеет контакты с двух сторон модуля,
FPM DRAM (Fast Page Mode DRAM - динамическая
но все они соединены между собой, образуя как бы один ряд
память с быстрым страничным доступом). Память со странич-
контактов;
ным доступом позволяет ускорить блочные передачи, когда
весь блок данных или его часть находится внутри одной стро- — DIMM (Dual In line Memory Module — модуль памяти
ки матрицы, называемой в этой системе страницей, и снизить с двумя рядами контактов) — модуль памяти, похожий на
накладные расходы на регенерацию памяти. SIMM, но с раздельными контактами (обычно 2x84), за счет
чего увеличивается разрядность или число банков памяти в
EDO (Extended Data Out — расширенное время удержа-
модуле. Применяется Е последних платах для Pentium и во
ния данных на выходе) фактически представляют собой обыч-
всех платах для Pentium II и старше.
ные микросхемы FPM, на выходе которых установлены реги-
На SIMM в настоящее время устанавливаются преиму-
стры-защёлки данных. При страничном обмене такие микро-
щественно микросхемы FPM/EDO/BEDO, а на DIMM
схемы работают в режиме простого конвейера: удерживают на
EDO/BEDO/SDRAM.
выходах данных содержимое последней выбранной ячейки, в
то время как на их входы уже подается адрес следующей вы-
бираемой ячейки. Это позволяет примерно на 15% по сравне-
нию с FPM ускорить процесс считывания последовательных 2. СИНХРОННАЯ ДИНАМИЧЕСКАЯ ПАМЯТЬ -
массивов данных. При случайной адресации такая память ни- SDRAM
чем не отличается от обычной.
BEDO (Burst EDO - EDO с блочным доступом) - па- Стандартной для современных компьютеров является
мять на основе EDO, работающая ае одиночными, а пакетны- синхронная динамическая оперативная память — SDRAM.
ми циклами чтения/записи. Современные процессоры, благо- SDRAM — это первая технология оперативной памяти
даря внутреннему и внешнему кэшированию команд и дан- со случайным доступом (DRAM), разработанная для синхро-
ных, обмениваются с основной памятью преимущественно низации работы памяти с тактами работы центрального про-
блоками слов максимальной ширины. В случае памяти BEDO цессора с внешней шиной данных. SDRAM разработана на
отпадает необходимость постоянной подачи последователь- основе стандартной DRAM и работает почти так же, как стан-
ных адресов на входы микросхем с соблюдением требуемых дартная DRAM, no она имеет несколько отличительных ха-
временных задержек — достаточно перейти к очередному сло- рактеристик, делающих ее более прогрессивной.
ву отдельным сигналом. Синхронная работа SDRAM, в отличие от стандартной и
SDRAM (Synchronous DRAM - синхронная динамичес- асинхронной DRAM, имеет таймер ввода данных, таким обра-
кая память) — память с синхронным доступом, работающая зом, системный таймер, пошагово контролирующий деятель-
быстрее обычной асинхронной (FPM/EDO/BEDO). Помимо ность микропроцессора, может также управлять работой
синхронного метода доступа SDRAM использует внутреннее SDRAM. Это означает, что контроллер памяти знает точный
разделение массива памяти на два независимых банка, что поз- цикл таймера, на котором запрошенные данные будут обрабо-
воляет совмещать выборку из одного банка с установкой ад- таны. В результате это освобождает процессор от необходи-
реса в другом банке. SDRAM также поддерживает блочный мости находиться в состоянии ожидания между моментами
обмен. Основная выгода от использования SDRAM состоит в доступа к памяти.
поддержке последовательного доступа в синхронном режиме, Поскольку оперативная память компьютера хранит в себе
где не требуется дополнительных тактов ожидания. При слу- информацию, которая требуется процессору (CPU) для функ-
чайном доступе SDRAM работает практически с той же ско- ционирования, время прохождения данных между CPU и па-
ростью, что и FPM/EDO. мятью является критичным. Более быстрый процессор может
увеличить производительность системы только в том случае,
РВ SRAM (Pipelined Burst SRAM - статическая память с
если он не попадает в состояние цикла «поторопись и подож-
блочным конвейерным доступом) - разновидность синхрон-
ди», в то время как остальная часть системы борется за то,
ных SRAM с внутренней конвейеризацией, за счет чего при-
чтобы оставаться в этом состоянии. С тех пор как Intel пред
мерно вдвое повышается скорость обмена блоками данных.
ставила процессор х286, обычные микросхемы памяти боль-
В современных компьютерах оперативная память конст-

<< Пред. стр.

страница 61
(всего 138)

ОГЛАВЛЕНИЕ

След. стр. >>

Copyright © Design by: Sunlight webdesign